舟木 敏正： クラスタ型コアをもつマルチコアプロセッサにおける性能と信頼性のトレード オフ評価指標に関する研究

渡辺 信吾： 演算器カスケーディングを用いた性能歩留り改善のためのプロセッサアーキテクチャ

佐藤 秀則： 消費電力削減の目的でスレッドレベル並列性を利用するチップマルチプロセッ サに関する研究

美馬 和大： タイミング違反を利用した省電力プロセッサにおける履歴を用いた性能低下抑 制手法

森下 大輔： アレイ型演算器を利用するプロセッサにおける演算器を有効利用する命令割り 当て法に関する研究

小玉 章夫： 半導体の微細化に伴う問題を解決してスケーラブルに性能を向上させるキャッ シュメモリに関する研究

千代延 昭宏： 省エネルギープロセッサアーキテクチャにおける命令の重要度決定方式に関す る研究

徳永 貴利： マルチスレッドプロセッサ上における実行時情報収集手法に関する研究

橋本 耕太郎： 再構成デバイスによる組込みシステム高速化手法に関する研究

国武 勇次： アーキテクチャレベルで回路遅延を考慮できるプロセッサ評価環境の構築とそ れを用いた省電力アーキテクチャの評価

舟木 敏正： 省電力指向マルチコアプロセッサのアプリケーション汎用性に関する研究

渡辺 慎吾： スーパースカラ・プロセッサのためのリスト構造を用いた低消費電力命令スケ ジューリング機構

濱田 哲也： マイクロプロセッサ向けフォールトトレランス技術の有効性と問題点に関する 考察

松原 真治： FPGA/DSP協調処理の高速化に向けたアーキテクチャの検証

大和 弘尚： スラック情報を用いた命令スケジューリングの研究

山原 幹雄： タイミング違反を利用した省電力ALUにおける違反検出回路の高速化手法とそ の評価

田中 裕： スレッドレベル並列性を利用した低消費電力アーキテクチャのエネルギー削減 効果の評価

藤井 誠一郎： 参照の局所性を利用したキャッシュメモリのリーク電流削減手法の改善に関す る研究

林田 英幸： 動的部分再構成デバイスのための検証用コードの自動生成

増本 進二： StstemCによるHW/SW混在シミュレーション環境の構築

坂中 昭仁： 参照の局所性に着目しリーク電流削減を考慮したキャッシュメモリに関する研 究

佐藤 秀則： プログラム内のループ構造に着目した命令キャッシュおよび分岐予測機構の消 費電力に関する研究

谷野 亜紗美： プロセッサのタイミング設計を容易にする方式の提案とALUのHDL設計によるそ の評価

森下 大輔： 配線遅延の問題とパイプライン処理を考慮した多数の演算器を利用するプロセッ サアーキテクチャに関する研究

迫田 宏之： マイクロプロセッサの高速化における集積回路技術の微細化に伴う問題とその 対策に関する調査

千代延 昭宏： 低消費電力プロセッサアーキテクチャ向けクリティカルパス予測器の研究

徳永 貴利： SMTに基づくマルチスレッドプロセッサのシミュレーション環境の構築

森田 広： SMTプロセッサにおける命令レベル並列性向上を目的とした動的最適化手法の 初期評価

中村 佑介： DSPとFPGAを用いたレーザーセンサー距離測定システムの設計とその評価

濱野 彰彦： 計算機システム教育用プロセッサの開発におけるPIC制御による液晶表示系の実 装に関する研究

山本 李之： マルチスレッドプロセッサ上における命令レベル並列性向上のための動的最適化 手法の有効性に関する研究