

所属実験室	計算機システム	指導教員	佐藤 寿倫
学籍番号	TL111273	氏名	藤本 奨平
論文題目	モノのインターネット用途向け CPU の検討		

1. はじめに

近年モノのインターネット (Internet of Things : IoT) と呼ばれる技術が存在する。IoT とはパソコンやサーバ等の IT 関連機器が接続されていたインターネットにそれ以外の様々なモノを接続する技術のことであり、非常に小さなセンサーなどにインターネットに繋がる環境を持たせることである[1]。色々なモノをインターネットに繋げるために本研究では IoT 向けの CPU 構成を小型化と省電力化を目的とし検討した。

2. 評価方法

省電力化を目指すためコア数は 2 コア、クロック周波数は 400MHz と仮定した。そして小型化を目指すため L1 キャッシュのみの構成と L1 キャッシュと L2 キャッシュを搭載した構成のキャッシュサイズの大きさをそれぞれ変更、さらに演算器の構成を変化させた。プロセッサシミュレータ Multi2Sim[2]を用いて実行サイクル数で性能を評価した。ISA は x86 とし、ベンチマークは Mediabench[3]内に含まれる jpeg と untoast を使い、それぞれのコアでプログラムを動作させた。演算器構成を表 1 に示す。

表 1 : 演算器構成

構成	1	2	3	4
ALU	1	1	2	4
整数乗算器	1	2	1	1
整数除算器	1	2	1	1

3. 評価結果

L1 キャッシュのみのみを搭載した時の結果を図 1 に示す。キャッシュサイズを大きくするときに連想度を上げている理由はキャッシュのヒット率を向上させるためである[4]。キャッシュサイズを表 1, 図 1 からキャッシュサイズを大きくするとサイクル数は削減されるが、ある大きさ以上になると変化が無くなった。また演算器数は ALU を 2 つにするとサイク

ル数は削減されるが整数乗算器や整数除算器を 2 つにしてもサイクル数の変化は少ししか変化しなかった。また ALU を 4 つにするとサイクル数は削減されたが ALU が 2 つの時とサイクル数の変化はなく、チップ面積のみが増大してしまう結果となった。




図 1 : L1 キャッシュのみのみを搭載した時のサイクル数

4. まとめ

本研究ではモノのインターネット用途向け CPU の小型化と省電力化を要件に最適な構成を検討した。その結果、L1 キャッシュのみのみを搭載しキャッシュサイズが 16KB(8way)、演算器構成は ALU のみを 2 つにしたものが最適な構成となった。

参考文献

[1] 津田建二, “半導体の基礎知識 (3) ——IoT に見るマイコンとアナログの周辺”, <http://ednjapan.com/edn/articles/1404/14/news004.html> (2014 年 12 月 14 日アクセス).

[2] R. Ubal, et. al, SBAC-PAD, 2007.

[3] C. Lee, et. al, MICRO, 1997.

[4] パターソン&ヘネシー: コンピュータの構成と設計 第 4 版 下, 日経 BP 社(2011).