請園 智玲

うけぞの ともあき
Tomoaki Ukezono

博士(情報科学)
[北陸先端科学技術大学院大学・情博第249号]

Ph.D. of Information Science

face

現職

福岡大学 工学部 電子情報工学科 助教

システムアーキテクチャ 佐藤研究室 所属

tukezo AT fukuoka-u DOT ac DOT jp

専門
研究のキーワード
略歴
講義
学会活動

所属

委員

外部研究費等

代表

分担

内部競争資金等

代表

分担

共同研究
著書 
  1. 佐藤寿倫, Tongxin Yang, 請園智玲, "センサフュージョン技術の開発と応用事例", 株式会社 技術情報協会(単行本), 第6章 "センシング、機械学習を支える半導体デバイスの開発と応用" 第1節 "近似計算の採用による画像処理の低消費電力化", pp.239--245, 2019.1.
論文 全58報 (筆頭筆者 29報)

学術論文誌【査読付き】

  1. (採録通知)Toshinori Sato, Tongxin Yang, and Tomoaki Ukezono, "Trading Accuracy for Power with a Configurable Approximate Adder", IEICE Transactions on Electronics (EC), Vol.E102-C, No.4, pp.--, 2019.4.
  2. Tongxin Yang, Tomoaki Ukezono, and Toshinori Sato, "Design and Analysis of Approximate Multipliers with a Tree Compressor", IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (EA), Vol.E102-A, No.03, pp.532--543, 2019.3.
  3. Tongxin Yang, Tomoaki Ukezono, and Toshinori Sato, "Design and Analysis of A Low-Power High-Speed Accuracy-Controllable Approximate Multiplier", IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (EA), Special Section on VLSI Design and CAD Algorithms, Vol.E101-A, No.12, pp.2244--2253, 2018.12.
  4. 請園 智玲, "組込み仮想化のハードウェアI/Oアドレスマップ変換", 情報処理学会論文誌 「組込みシステム工学」特集, 2014年8月号, Vol.55, No.8, pp.1830--1840, 2014.8.
  5. 請園 智玲, 田中 清史, "組込みプロセッサ向けキャッシュフィル制御方式", 情報処理学会論文誌 「組込みシステム工学」特集, 2011年12月号, Vol.52, No.12, pp.3160--3171, 2011.12.
  6. 請園 智玲, 田中 清史, "バイナリ変換によるデータプリフェッチのためのハードウェア削減手法", 情報処理学会論文誌 コンピューティングシステム(ACS), 2009年12月号, Vol.2, No.4, pp.1--14, 2009.12.

国際会議発表 予稿集【査読付き】

  1. (採択通知)Tongxin Yang, Tomoaki Ukezono, and Toshinori Sato, "Design of a low-power and small-area approximate multiplier using first the approximate and then the accurate compression method", Proc. of The 29th edition of the ACM Great Lakes Symposium on VLSI (GLSVLSI), Washington, D.C., USA, 2019.5.
  2. Tongxin Yang, Toshinori Sato, and Tomoaki Ukezono, "A Low-Power Approximate Multiply-Add Unit", The 2nd International Symposium Devices, Circuits, and Systems (ISDCS 2019), Higashi-Hiroshima, Japan, 2019.3.
  3. Tomoaki Ukezono, "An Error Corrector for Dynamically Accuracy-Configurable Approximate Adder", Proc. of The Sixth International Symposium on Computing and Networking(CANDAR) Workshops (CSA: International Workshop on Computer Systems and Architectures), pp.145--151, Takayama, Japan, 2018.11.
  4. Ryuta Ishida, Tomoaki Ukezono and Toshinori Sato, "Approximate Adder Genaration for Image Processing Using Convolutional Neural Network", Proc. of 15th International SoC Desgin Conference (ISOCC 2018), pp.38--39, Daegu, Korea, 2018.11.
  5. Toshinori Sato and Tomoaki Ukezono, "Exploiting Configurability for Correct Sign Calculation in an Approximate Adder", Proc. of 15th International SoC Desgin Conference (ISOCC 2018), pp.86--87, Daegu, Korea, 2018.11.
  6. Hiroyuki Baba, Tongxin Yang, Masahiro Inoue, Kaori Tajima, Tomoaki Ukezono, and Toshinori Sato, "A Low-Power and Small-Area Multiplier for Accuracy-Scalable Approximate Computing", Proc. of IEEE Computer Society Annual Symposium on VLSI (ISVLSI 2018), pp.569--574, Hong Kong SAR, China, 2018.7.
  7. Tongxin Yang, Tomoaki Ukezono, and Toshinori Sato, "A Low-Power Yet High-Speed Configurable Adder for Approximate Computing", Proc. of The International Symposium on Circuits and Systems (ISCAS 2018), Design of Digital Circuits & Systems - I, Florence, Italy, 2018.5.
  8. Hiroyuki Baba, Tongxin Yang, Masahiro Inoue, Kaori Tajima, Tomoaki Ukezono, and Toshinori Sato, "A Carry-Predicting Full Adder for Accuracy-Scalable Computing", Proc. of The 21st Workshop on Synthesis And System Integration of Mixed Information technologies (SASIMI 2018), R1-11 pp.51--55, Matue, Japan, 2018.3.
  9. Tongxin Yang, Tomoaki Ukezono, and Toshinori Sato, "A Low-Power Configurable Adder for Approximate Applications", Proc. of 19th International Symposium on Quality Electronic Design (ISQED 2018), 4B-4 pp.347--352, Santa Clara, CA, USA, 2018.3.
  10. Tongxin Yang, Tomoaki Ukezono, and Toshinori Sato, "A Low-Power High-Speed Accuracy-Controllable Approximate Multiplier Design", Proc. of 23rd Asia and South Pacific Design Automation Conference (ASP-DAC 2018), 7A-1 pp.605--610, Jeju Island , Korea, 2018.1.
  11. Tongxin Yang, Tomoaki Ukezono, and Toshinori Sato, "Low-Power and High-Speed Approximate Multiplier Design with a Tree Compressor", Proc. of The 35th IEEE International Conference on Computer Design (ICCD 2017), pp.89--96, Newton, Boston area, Massachusetts, USA, 2017.11.
  12. Tomoaki Ukezono, "iPIC: A Hardware Mechanism for Faster Interrupt Handling on Embedded Virtualizations", Proc. of IEEE Symposium on Low-Power and High-Speed Chips 2014 (COOL Chips XVII), Yokohama, Japan, 2014.4.
  13. Tomoaki Ukezono, "Filtering Insertions into A Small Instruction Cache in Embedded Processors", Proc. of The First International Symposium on Computing and Networking(CANDAR) Workshops (CSA: International Workshop on Computer Systems and Architectures), online via IEEE Xplore, Matsuyama, Japan, 2013.12.
  14. Tomoaki Ukezono and Kiyofumi Tanaka, "Reduction of Leakage Energy in Low Level Caches", Proc. of The Workshop on Low Power System on Chip (SoC'10) in conjunction with The First International Green Computing Conference (IGCC'10), online via IEEE Xplore, Chicago, USA, 2010.8.
  15. Tomoaki Ukezono and Kiyofumi Tanaka, "Dynamic Binary Code Translation for Data Prefetch Optimization", Proc. of The 2008 International Symposium on Frontiers in Computer Architecture Design (FCAD 2008) in conjunction with The Thirteenth IEEE Asia-Pacific Computer Systems Architecture Conference (ACSAC 2008), online via IEEE Xplore, Hsinchu, Taiwan, 2008.9.
  16. Tomoaki Ukezono and Kiyofumi Tanaka, "HDOS: An Infrastructure for Dynamic Optimization", Proc. of The 2008 International Conference on Parallel and Distributed Processing Techniques and Applications (PDPTA 2008), pp.33--39, Las Vegas, USA, 2008.8.

国内シンポジウム発表 予稿集【査読付き】

  1. 馬場 裕之, 江崎 靖宏, 大藤 匡生, 請園 智玲, 佐藤 寿倫, "Flashメモリ上のKey-Value Storeのデータ構造のためのIoT向け低消費電力マイクロアーキテクチャの検討", The 18th IEEE Hiroshima Section Student Symposium 予稿集, pp.141--145, 山口大学 常磐キャンパス, 2016.11.
  2. 請園 智玲, "組込み仮想化のための高機能割込みコントローラ", 組込みシステムシンポジウム 2014(ESS 2014) 論文集, pp.120--125, online via IPSJ 電子図書館, 国立オリンピック記念青少年総合センター, 2014.10.
  3. 請園 智玲, 荒木 光一, "組込み仮想化におけるハードウェアI/Oアドレスマップ変換の性能評価", 組込みシステムシンポジウム 2013(ESS 2013) 論文集, pp.131--139, online via IPSJ 電子図書館, 国立オリンピック記念青少年総合センター, 2013.10.
  4. 請園 智玲, 齋藤 好宗, 田中 清史, "組込みプロセッサ向けZCacheのキャッシュブロック置換の高精度化", 先進的計算基盤システムシンポジウム 2012 (SACSIS 2012) 論文集, pp.124--132, online via IPSJ 電子図書館, 神戸国際会議場, 2012.5.
  5. 請園 智玲, 田中 清史, "組込みプロセッサのための命令キャッシュインデックス再配置手法", 組込みシステムシンポジウム 2011(ESS 2011) 論文集, pp.13-1--13-8, online via IPSJ 電子図書館, 国立オリンピック記念青少年総合センター, online via IPSJ (IPSJ-ESS2011013), 2011.10.
  6. 請園 智玲, 田中 清史, "組込みプロセッサ向け命令キャッシュ制御方式の検討", 組込みシステムシンポジウム 2010 (ESS 2010) 論文集, pp.81--86, 国立オリンピック記念青少年総合センター, 2010.10.
  7. 請園 智玲, 田中 清史, "動的最適化機構の電力最適化への適用", 先進的計算基盤システムシンポジウム 2010 (SACSIS 2010) 論文集, pp.259--266, 奈良県新公会堂, 2010.5.
  8. 請園 智玲, 田中 清史, "データプリフェッチ最適化のためのバイナリ変換手法", 先進的計算基盤システムシンポジウム 2008 (SACSIS 2008) 論文集, pp187--194, つくば国際会議場, 2008.5.

研究会・他【査読なし】

  1. 請園 智玲, 荒木 光一, "布線論理によるタスクスケジューリング時間の平準化技法", 福岡大学工学集報(紀要) 第101・102号別刷, pp.59--70, 2019.3.
  2. 佐藤 寿倫, ヨウ ドウキン, 請園 智玲, "CMAを用いた画像先鋭化処理専用回路の低消費電力化改善", 福岡大学工学集報(紀要) 第101・102号別刷, pp.43--49, 2019.3.
  3. 請園 智玲, 福田 結菜, 佐藤 寿倫, "カラー画像を対象とした近似加算器を用いた画像先鋭化ハードウェアの評価", 情報処理学会 第81回全国大会 予稿集, pp.1-5--1-6, 福岡大学, 2019.3.
  4. 佐藤 寿倫, 請園 智玲, "手書き数字認識ニューラルネットワークにおける近似乗算器の評価", 情報処理学会 第81回全国大会 予稿集, pp.1-3--1-4, 福岡大学, 2019.3.
  5. 馬場 裕之, 請園 智玲, 佐藤 寿倫, "C-Packアルゴリズムを拡張した主記憶データの非可逆圧縮手法", 情報処理学会 第81回全国大会 予稿集, pp.1-47--1-48, 福岡大学, 2019.3.
  6. 馬場 裕之, 寺崎 雅紀, 請園 智玲, 佐藤 寿倫, "Redis向けYCSBベンチマーク実行時のFPCによる消費電力削減", 第17回情報科学技術フォーラム(FIT 2018) 講演論文集, DVD-ROM, C-001, 第1分冊, pp.161--162, 福岡工業大学, 2018.9.
  7. 田島 加織, 井上 晶仁, 馬場 裕之, ヨウ ドウキン, 請園 智玲, 佐藤 寿倫, "CMAを用いた画像先鋭化処理専用回路の低消費電力化", 電子情報通信学会 技術研究報告, 信学技報 Vol.117, No.377, VLD2017-68, pp.37--42, 慶應義塾大学 日吉キャンパス, 2018.1.
  8. 井上 晶仁, 田島 加織, 馬場 裕之, ヨウ ドウキン, 請園 智玲, 佐藤 寿倫, "近似乗算器の内部構成に関する検討", 電子情報通信学会 技術研究報告, 信学技報 Vol.117, No.273, VLD2017-29, pp.13--18, デザインガイア2017/くまもと県民交流館パレア, 2017.11.
  9. 馬場 裕之, 請園 智玲, 佐藤 寿倫, "KVSデータベースRedisからのデータアクセス局所性の解析", 電子情報通信学会 技術研究報告, 信学技報 Vol.117, No.278, CPSY2017-46, pp.59--62, デザインガイア2017/くまもと県民交流館パレア, 2017.11.
  10. 井上 晶仁, 田島 加織, ヨウ ドウキン, 請園 智玲, 佐藤 寿倫, "ガウシアンカーネルの近似値化によるハードウェア単純化の検討", 第70回 電気・情報関係学会九州支部連合大会 予稿集, CD-ROM, 11-1P-04, pp.213, 琉球大学 千原キャンパス, 2017.9.
  11. ヨウ ドウキン, 請園 智玲, 佐藤 寿倫, "動的な桁上げマスクを可能にする近似加算器の特性評価", 電子情報通信学会 2017年ソサエティ大会 シンポジウムセッション 予稿集, CD-ROM, AS-1-3 pp.S-4--S-5, 東京都市大学, 2017.9.
  12. 石田 隆太, 請園 智玲, 佐藤 寿倫, "下位レベルキャッシュメモリへのアクセスフィルタによるタグ参照電力の削減", 情報処理学会 第79回全国大会 予稿集, CD-ROM, pp.1-65--1-66, 名古屋大学 東山キャンパス, 2017.3.
  13. 馬場 裕之, 請園 智玲, 佐藤 寿倫, "Flashメモリ上のKey-Value Storeのデータ構造のためのIoT向け低消費電力マイクロアーキテクチャの評価", 情報処理学会 第79回全国大会 予稿集, CD-ROM, pp.1-59--1-60, 名古屋大学 東山キャンパス, 2017.3.
  14. 荒木 光一, 請園 智玲, "布線論理によるμITRONタスクスケジューラ実装の実現可能性の検討", 電子情報通信学会 技術研究報告, 信学技報 Vol.115, No.174, CPSY2015-20, pp.53--58, SWoPP 2015/ビーコンプラザ 別府国際コンベンションセンター, 2015.8.
  15. 請園 智玲,"サクセッサ情報を用いた命令フェッチ電力削減の検討", 第13回情報科学技術フォーラム(FIT 2014) 講演論文集, CD-ROM, C-023, pp.229--232, 筑波大学, 2014.9.
  16. 請園 智玲, 荒木 光一, "動的部分再構成による連想メモリ内エントリの定数化の検討", 電子情報通信学会 技術研究報告, 信学技報 Vol.113, No.221, RECONF2013-36, pp.97--102, 北陸先端科学技術大学院大学, 2013.9.
  17. 広山 貴之, 請園 智玲, 田中 清史, "事前実行によるキャッシュブロックの適正配置解析の提案", 平成24年度電気関係学会北陸支部連合大会講演論文集, CD-ROM, 富山県立大学, 2012.9.
  18. 請園 智玲, 劉 遠哲, 田中 清史, "密結合メモリを利用したリアルタイムタスクの実行時間変動の抑制", 電子情報通信学会技術研究報告 Vol.111, No.328, CPSY2011-53, pp.59--64, デザインガイア2011/ニューウェルシティ宮崎, 2011.11.
  19. 劉 遠哲, 請園 智玲, 田中 清史, "リアルタイム処理に適した密結合メモリの利用法に関する検討", 平成23年度電気関係学会北陸支部連合大会講演論文集, CD-ROM, 福井大学, 2011.9.
  20. 請園 智玲, 田中 清史, "組込みプロセッサ向けデータキャッシュ制御方式の検討", 情報処理学会研究報告,ARC 2010-ARC-191(1), pp.1--7, 早稲田大学, 2010.10.
  21. 許 允碩, 請園 智玲, 田中 清史, "階層型キャッシュシステムにおける高効率なブロック配置法", 平成22年度電気関係学会北陸支部連合大会講演論文集, CD-ROM, 福井高専, 2010.9.
  22. 請園 智玲, 田中 清史, "動的コード最適化システムによる逐次データプリフェッチ手法", 情報処理学会研究報告,ARC 2007(115), pp.39--44. デザインガイア2007/北九州国際会議場, 2007.11.
  23. 請園 智玲, 田中 清史, "ソフトウェアトレースにおけるレジスタ再割り当てアルゴリズムの検討", 平成18年度電気関係学会北陸支部連合大会講演論文集 CD-ROM E-65, 金沢工業大学, 2006.9
  24. 請園 智玲, 田中 清史, "ソフトウェアトレース生成による動的最適化の予備評価", 情報処理学会研究報告 ARC, 2006(88), pp.169--174. SWoPP 2006/高知商工会館, 2006.7.
  25. 請園 智玲, 田中 清史, "ハードウェア解析システムによるバイナリコードの動的最適化", 情報処理学会研究報告 ARC, 2005(120), pp.7--12, デザインガイア 2005/北九州国際会議場, 2005.11.
  26. 請園 智玲, 田中 清史, "バイナリコードの動的最適化を実現する実行時ハードウェア解析システム", 平成17年度電気関係学会北陸支部連合大会講演論文集 CD-ROM E-50, 石川高専, 2005.9.
  27. 請園 智玲, 田中 清史, "線形ページアドレス予測によるTLBプリローディング", 情報処理学会研究報告 ARC, 2002(112), pp.71--76, デザインガイア2002/ラフォーレ琵琶湖, 2002.11.
  28. 請園 智玲, 田中 清史, "線形ページアドレス予測によるTLBプリローディング", 平成14年度電気関係学会北陸支部連合大会講演論文集, pp.234, 福井大学, 2002.9.